Acest articol discută principalele probleme privind principiul de funcționare a diferitelor tipuri de ADC-uri. În același timp, unele calcule teoretice importante privind descrierea matematică a conversiei analog-digitale au fost lăsate în afara domeniului articolului, dar sunt furnizate link-uri unde cititorul interesat poate găsi o analiză mai aprofundată a aspectelor teoretice ale funcţionarea ADC. Astfel, articolul este mai preocupat de înțelegerea principiilor generale de funcționare a ADC-urilor decât de o analiză teoretică a funcționării lor.

Introducere

Ca punct de plecare, să definim conversia analog-digitală. Conversia analog-digitală este procesul de conversie a unei mărimi fizice de intrare în reprezentarea sa numerică. Un convertor analog-digital este un dispozitiv care realizează o astfel de conversie. În mod formal, valoarea de intrare a ADC poate fi orice mărime fizică - tensiune, curent, rezistență, capacitate, rată de repetiție a impulsului, unghi de rotație a arborelui etc. Cu toate acestea, pentru certitudine, în cele ce urmează, prin ADC vom înțelege exclusiv convertoare tensiune-cod.

Conceptul de conversie analog-digitală este strâns legat de conceptul de măsurare. Prin măsurare înțelegem procesul de comparare a valorii măsurate cu un anumit standard în timpul conversiei analog-digitale, valoarea de intrare este comparată cu o anumită valoare de referință (de obicei, o tensiune de referință); Astfel, conversia analog-digitală poate fi considerată ca o măsurare a valorii semnalului de intrare și i se aplică toate conceptele de metrologie, cum ar fi erorile de măsurare.

Principalele caracteristici ale ADC

ADC-ul are multe caracteristici, principalele fiind frecvența de conversie și adâncimea de biți. Frecvența de conversie este de obicei exprimată în mostre pe secundă (SPS), iar adâncimea de biți este în biți. ADC-urile moderne pot avea o lățime de biți de până la 24 de biți și o viteză de conversie de până la unități GSPS (desigur, nu în același timp). Cu cât viteza și capacitatea de biți sunt mai mari, cu atât este mai dificilă obținerea caracteristicilor necesare, cu atât convertorul este mai scump și mai complex. Viteza de conversie și adâncimea de biți sunt legate între ele într-un anumit fel și putem crește adâncimea efectivă de biți de conversie prin sacrificarea vitezei.

Tipuri de ADC-uri

Există multe tipuri de ADC, dar în scopul acestui articol ne vom limita la a lua în considerare doar următoarele tipuri:

• Conversie paralelă ADC (conversie directă, ADC flash)
• ADC de aproximare succesivă (SAR ADC)
• ADC delta-sigma (ADC cu încărcare echilibrată)

ADC-urile de conversie directă (paralelă) au cea mai mare viteză și cea mai mică adâncime de biți. De exemplu, ADC-ul paralel TLC5540 de la Texas Instruments are o viteză de 40MSPS cu doar 8 biți. ADC-urile de acest tip pot avea o viteză de conversie de până la 1 GSPS. Se poate remarca aici că ADC-urile pipeline au o viteză și mai mare, dar sunt o combinație de mai multe ADC-uri cu viteză mai mică și luarea în considerare a acestora depășește scopul acestui articol.

Nișa de mijloc în seria de viteză de biți este ocupată de ADC-uri succesive de aproximare. Valorile tipice sunt 12-18 biți cu o frecvență de conversie de 100KSPS-1MSPS.

Cea mai mare precizie este obținută de ADC-urile sigma-delta cu o lățime de biți de până la 24 de biți inclusiv și o viteză de la unități SPS la unități KSPS.

Un alt tip de ADC care și-a găsit utilizare în trecutul recent este ADC-ul de integrare. ADC-urile de integrare au fost aproape complet înlocuite de alte tipuri de ADC, dar pot fi găsite în instrumentele de măsură mai vechi.

Conversie directă ADC

ADC-urile cu conversie directă s-au răspândit în anii 1960 și 1970 și au început să fie produse ca circuite integrate în anii 1980. Ele sunt adesea folosite ca parte a ADC-urilor „pipeline” (nu sunt discutate în acest articol) și au o capacitate de 6-8 biți la o viteză de până la 1 GSPS.

Arhitectura ADC cu conversie directă este prezentată în Fig. 1

Orez. 1. Schema bloc a ADC cu conversie directă

Principiul de funcționare al ADC este extrem de simplu: semnalul de intrare este furnizat simultan la toate intrările „pozitive” ale comparatoarelor, iar la cele „negative” sunt furnizate o serie de tensiuni, obținute din tensiunea de referință prin împărțirea acestora cu rezistențe R. Pentru circuitul din fig. 1 acest rând va fi astfel: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, unde Uref este tensiunea de referință ADC.

Lasă o tensiune egală cu 1/2 Uref să fie aplicată la intrarea ADC. Atunci primele 4 comparatoare vor funcționa (dacă numărați de mai jos), iar la ieșirile lor vor apărea cele logice. Codificatorul prioritar va forma un cod binar dintr-o „coloană” de unele, care este capturat în registrul de ieșire.

Acum, avantajele și dezavantajele unui astfel de convertor devin clare. Toate comparatoarele funcționează în paralel, timpul de întârziere al circuitului este egal cu timpul de întârziere dintr-un comparator plus timpul de întârziere din encoder. Comparatorul și codificatorul pot fi realizate foarte rapid, drept urmare întregul circuit are performanțe foarte ridicate.

Dar pentru a obține N biți, sunt necesari 2^N comparatori (și complexitatea codificatorului crește, de asemenea, cu 2^N). Schema din fig. 1. conține 8 comparatoare și are 3 biți, pentru a obține 8 biți ai nevoie de 256 de comparatoare, pentru 10 biți - 1024 de comparatoare, pentru un ADC de 24 de biți ar avea nevoie de peste 16 milioane Totuși, tehnologia nu a atins încă astfel de înălțimi.

ADC de aproximare succesivă

Un convertor analog-digital de registru de aproximare succesiv (SAR) măsoară mărimea semnalului de intrare prin efectuarea unei serii de „ponderări” secvențiale, adică comparații ale valorii tensiunii de intrare cu o serie de valori generate după cum urmează:

1. în primul pas, ieșirea convertorului digital-analogic încorporat este setată la o valoare egală cu 1/2Uref (în continuare presupunem că semnalul este în intervalul (0 – Uref).

2. dacă semnalul este mai mare decât această valoare, atunci este comparat cu tensiunea situată la mijlocul intervalului rămas, adică, în acest caz, 3/4Uref. Dacă semnalul este mai mic decât nivelul setat, atunci următoarea comparație se va face cu mai puțin de jumătate din intervalul rămas (adică cu un nivel de 1/4Uref).

3. Pasul 2 se repetă de N ori. Astfel, N comparații („ponderări”) produc N biți ai rezultatului.

Orez. 2. Schema bloc a unui ADC de aproximare succesivă.

Astfel, ADC de aproximare succesivă constă din următoarele noduri:

1. Comparator. Compară valoarea de intrare și valoarea curentă a tensiunii de „ponderare” (în Fig. 2, indicată printr-un triunghi).

2. Convertor digital în analog (DAC). Acesta generează o „greutate” de tensiune pe baza codului digital primit la intrare.

3. Registrul de aproximare succesivă (SAR). Implementează un algoritm de aproximare succesivă, generând valoarea curentă a codului alimentat la intrarea DAC. Întreaga arhitectură ADC poartă numele acesteia.

4. Schema Sample/Hold (Sample/Hold, S/H). Pentru funcționarea acestui ADC, este esențial important ca tensiunea de intrare să rămână constantă pe tot parcursul ciclului de conversie. Cu toate acestea, semnalele „reale” tind să se schimbe în timp. Circuitul de eșantionare și menținere „îți amintește” valoarea curentă a semnalului analogic și o menține neschimbată pe parcursul întregului ciclu de funcționare al dispozitivului.

Avantajul dispozitivului este viteza de conversie relativ mare: timpul de conversie al unui ADC de N biți este de N cicluri de ceas. Precizia conversiei este limitată de precizia DAC-ului intern și poate fi de 16-18 biți (ADC-urile SAR de 24 de biți au început să apară acum, de exemplu, AD7766 și AD7767).

Delta-Sigma ADC

În cele din urmă, cel mai interesant tip de ADC este ADC sigma-delta, uneori numit în literatură ADC cu sarcină echilibrată. Diagrama bloc a ADC sigma-delta este prezentată în Fig. 3.

Fig.3. Diagrama bloc a unui ADC sigma-delta.

Principiul de funcționare al acestui ADC este ceva mai complex decât cel al altor tipuri de ADC. Esența sa este că tensiunea de intrare este comparată cu valoarea tensiunii acumulată de integrator. Impulsurile de polaritate pozitivă sau negativă sunt furnizate la intrarea integratorului, în funcție de rezultatul comparației. Astfel, acest ADC este un sistem simplu de urmărire: tensiunea de la ieșirea integratorului „urmărește” tensiunea de intrare (Fig. 4). Rezultatul acestui circuit este un flux de zerouri și unu la ieșirea comparatorului, care este apoi trecut printr-un filtru digital trece-jos, rezultând un rezultat de N biți. LPF din fig. 3. Combinat cu un „decimator”, un dispozitiv care reduce frecvența citirilor prin „decimarea” acestora.

Orez. 4. Sigma-delta ADC ca sistem de urmărire

Din motive de rigoare a prezentării, trebuie spus că în Fig. Figura 3 prezintă o diagramă bloc a unui ADC sigma-delta de ordinul întâi. ADC sigma-delta de ordinul doi are doi integratori și două bucle de feedback, dar nu va fi discutat aici. Cei interesați de acest subiect se pot referi la.

În fig. Figura 5 prezintă semnalele din ADC la nivelul de intrare zero (sus) și la nivelul Vref/2 (jos).

Orez. 5. Semnale în ADC la diferite niveluri de semnal de intrare.

Acum, fără să ne aprofundăm în analize matematice complexe, să încercăm să înțelegem de ce ADC-urile sigma-delta au un nivel de zgomot foarte scăzut.

Să luăm în considerare schema bloc a modulatorului sigma-delta prezentat în Fig. 3 și prezentați-l sub această formă (Fig. 6):

Orez. 6. Schema bloc a unui modulator sigma-delta

Aici comparatorul este reprezentat ca un sumator care adaugă semnalul dorit continuu și zgomotul de cuantizare.

Fie ca integratorul să aibă o funcție de transfer 1/s. Apoi, reprezentând semnalul util ca X(s), ieșirea modulatorului sigma-delta ca Y(s) și zgomotul de cuantizare ca E(s), obținem funcția de transfer ADC:

Y(s) = X(s)/(s+1) + E(s)s/(s+1)

Adică, de fapt, modulatorul sigma-delta este un filtru trece-jos (1/(s+1)) pentru semnalul util și un filtru trece-înalt (s/(s+1)) pentru zgomot, ambele filtre având aceeași frecvență de tăiere. Zgomotul concentrat în regiunea de înaltă frecvență a spectrului este ușor îndepărtat de un filtru digital trece-jos, care este situat după modulator.

Orez. 7. Fenomenul de „deplasare” a zgomotului în partea de înaltă frecvență a spectrului

Cu toate acestea, trebuie înțeles că aceasta este o explicație extrem de simplificată a fenomenului de modelare a zgomotului într-un ADC sigma-delta.

Așadar, principalul avantaj al ADC sigma-delta este precizia sa ridicată, datorită nivelului extrem de scăzut al propriului zgomot. Cu toate acestea, pentru a obține o precizie ridicată, este necesar ca frecvența de tăiere a filtrului digital să fie cât mai mică posibil, de multe ori mai mică decât frecvența de funcționare a modulatorului sigma-delta. Prin urmare, ADC-urile sigma-delta au o viteză scăzută de conversie.

Ele pot fi utilizate în ingineria audio, dar utilizarea lor principală este în automatizarea industrială pentru conversia semnalelor senzorilor, în instrumente de măsură și în alte aplicații în care este necesară o precizie ridicată. dar viteza mare nu este necesară.

Puțină istorie

Cea mai veche mențiune a unui ADC din istorie este probabil brevetul Paul M. Rainey, „Facsimile Telegraph System”, U.S. Brevet 1.608.527, depus la 20 iulie 1921, eliberat la 30 noiembrie 1926. Dispozitivul descris în brevet este de fapt un ADC cu conversie directă de 5 biți.

Orez. 8. Primul brevet pentru ADC

Orez. 9. Conversie directă ADC (1975)

Dispozitivul prezentat în figură este un ADC MOD-4100 cu conversie directă fabricat de Computer Labs, fabricat în 1975, asamblat folosind comparatoare discrete. Există 16 comparatoare (acestea sunt amplasate într-un semicerc pentru a egaliza întârzierea de propagare a semnalului către fiecare comparator), prin urmare, ADC-ul are o lățime de doar 4 biți. Viteza de conversie 100 MSPS, consum de energie 14 wați.

Următoarea figură prezintă o versiune avansată a ADC cu conversie directă.

Orez. 10. Conversie directă ADC (1970)

VHS-630 din 1970, fabricat de Computer Labs, conținea 64 de comparatoare, avea 6 biți, 30MSPS și consuma 100 wați (versiunea din 1975 VHS-675 avea 75 MSPS și consuma 130 wați).

Literatură

W. Kester. Arhitecturi ADC I: Convertorul Flash. Analog Devices, MT-020 Tutorial.

Steve Logan (Maxim Integrated)

Abundența convertoarelor analog-digitale (ADC) moderne confruntă dezvoltatorul cu o alegere dificilă.

ADC-urile integrate au o rezoluție de 8...24 de biți și există chiar și unele pe 32 de biți. Există ADC-uri încorporate în microcontrolere, FPGA, microprocesoare, SoC, ADC-uri de aproximare succesivă (SAR) și versiuni sigma-delta. ADC-urile pentru conducte sunt utilizate în aplicații în care sunt necesare cele mai mari rate de eșantionare. Ratele de eșantionare ADC variază de la 10 eșantioane/s la peste 10 GS/s. Și gama de prețuri este de la mai puțin de 1 USD la 265 USD și mai mult.

Pentru a selecta cel mai bun ADC pentru aplicația dvs., vom analiza diferitele tipuri de aceste produse și condițiile optime de aplicare pentru principalele lor tipuri.

SAR ADC – pentru viteze medii și date „fotografiere”.

ADC-urile Registrului de aproximare succesivă (SAR) sunt disponibile într-o gamă largă de rezoluții și viteze. Primul, de regulă, se află în intervalul de la 6...8 la 20 de biți, al doilea - de la mai multe KSa/s la 10 MS/s. ADC-urile SAR sunt o alegere bună pentru aplicațiile cu viteză medie, cum ar fi controlul motorului, analiza vibrațiilor și monitorizarea procesului. Ele nu sunt la fel de rapide ca ADC-urile pipeline (discutate în continuare), dar sunt mai rapide decât ADC-urile sigma-delta (discutate și în continuare).

Gama de disipare a puterii ADC SAR este direct legată de rata de eșantionare. De exemplu, un cip care disipă 5 mW de putere la 1 MSa/s va disipa 1 μW la 1 kSa/s. Astfel, ADC-urile SAR sunt destul de flexibile în ceea ce privește aplicația, iar proiectantul poate folosi un singur nume pentru mai multe aplicații.

Un alt avantaj al ADC-urilor SAR este că fac o „fotografie” a semnalului de intrare analogic. Eșantioane de arhitectură SAR la un anumit moment în timp. Când un dezvoltator ar putea avea nevoie de asta? Când trebuie să măsurați mai multe semnale simultan, puteți eșantiona simultan mai multe ADC-uri SAR cu un singur canal sau puteți eșantiona simultan folosind un ADC multicanal sau mai multe probe de stocare (T/H-cores) în interiorul acestuia. Acest lucru va permite sistemului să măsoare mai multe semnale analogice în același timp.

În transformatoarele de curent și transformatoarele de tensiune, ADC-urile SAR sunt utilizate în circuitele de protecție a releelor. Cu ajutorul lor, sistemul de protecție măsoară simultan diferite faze de curent și tensiune. În sectorul rețelelor de utilități, acest lucru contribuie la o gestionare mai eficientă a rețelelor energetice.

Sigma-Delta ADC – pentru o precizie mai mare

Dacă aveți nevoie de o acuratețe sporită prin niveluri de eșantionare mai ridicate sau numărul efectiv maxim de biți (ENOB), un ADC sigma-delta este cea mai bună alegere, în special pentru aplicațiile de precizie cu zgomot redus. Când viteza nu este atât de critică, supraeșantionarea și modelarea zgomotului într-un ADC sigma-delta oferă o precizie foarte mare.

Când piața SAR ADC tocmai începea să devină saturată, acum 5...10 ani, multe companii analogice au investit în nuclee sigma-delta multicanal. Rezultatul de astăzi al acestui proces este ADC-uri de foarte înaltă calitate, cu o rezoluție de până la 24 sau 32 de biți și rate de eșantionare de la 10 eșantioane/s la 10 MS/s.

Ce aplicații ar putea necesita o rezoluție mai mare de 20 de biți? Exemple de aplicații în care sunt de obicei necesari cât mai mulți biți de precizie posibil sunt instrumentele și cromatografele de combustibil pentru industria petrolului și gazelor. La fel ca și alte aplicații de sistem care stabilesc standardul pentru evaluarea acurateței semnalelor analogice, aplicații în care utilizatorii finali trebuie să aibă încredere absolută în datele primite.

Ai nevoie de un modulator?

Cele mai recente ADC-uri sigma-delta au devenit dificil de clasificat în ceea ce privește viteza și rata de eșantionare. ADC-urile tradiționale sigma-delta au efectuat toate post-procesarea digitală în interior (inclusiv filtre SINC/cut, decimare, modelare a zgomotului). După aceasta, datele au fost scoase secvenţial cu un ENOB (Număr efectiv de biţi) foarte mare. De exemplu, dacă aveți un ADC pe 24 de biți, ieșirea ar fi în format de 24 de biți. Primul bit a fost bitul cel mai semnificativ (MSB), iar al 24-lea a fost bitul cel mai puțin semnificativ (LSB). Viteza de ieșire a datelor într-un caz tipic a fost egală cu viteza ceasului sistemului împărțită la 24. Acestea nu erau cele mai rapide sau mai flexibile ADC-uri.

În ultimii 5...10 ani, modulatoarele sigma-delta au devenit mai populare, în special în aplicațiile care necesită viteză crescută (adesea aproximativ 1 MSa/s sau mai mult). Fără a aștepta ca ieșirea pe 24 de biți să fie complet digitalizată, modulatorul sigma-delta scoate fluxul de date bit cu bit, transferând sarcina de filtrare digitală pentru analiza ulterioară a datelor către procesor sau FPGA.

Această flexibilitate a modulatorului este utilă pentru aplicații precum controlul motorului, unde 12 până la 16 biți pot fi suficienti. Controlerul de motor poate să nu aibă nevoie de cei 8 biți cei mai puțin importanți dintr-un flux de date pe 24 de biți dacă primii 16 biți oferă o precizie suficientă de măsurare analogică.

ADC-uri seriale vs Sigma-Delta: viteza este cheia

Un alt subiect important de discutat sunt filtrele de intrare. Amintiți-vă că arhitectura ADC serial vă permite să luați un cadru rapid. Când o aplicație necesită rate de eșantionare mai mari, filtrul de intrare devine mai complex. Apoi, în multe cazuri, este necesar un buffer sau un amplificator extern pentru a „conduce” condensatorul de intrare și a amortiza rapid oscilațiile, iar acest amplificator trebuie să aibă o lățime de bandă suficientă. Figura 1 prezintă un exemplu de activare a ADC serial MAX11166 500 kSa/s pe 16 biți. Cu cât adâncimea de biți este mai mare și cu cât rata de eșantionare este mai mare, cu atât perioada de timp necesară pentru a se potrivi intrarea și a citi corect datele este mai scurtă.

Figura 1 folosește un amplificator MAX9632 cu o lățime de bandă de câștig de 55 MHz și un filtru RC simplu. Acest amplificator specific oferă un zgomot mai mic de 1 nV/√Hz, oferind o rezoluție de sistem de 1/10 dB bit efectiv.

În comparație cu un ADC SAR, datele de la intrarea unui ADC sigma-delta sunt citite de mai multe ori, astfel încât cerințele filtrului anti-aliasing nu sunt la fel de critice. Adesea un simplu filtru RC este suficient. Figura 2 prezintă un exemplu de conexiune pentru ADC Sigma-Delta MAX11270 64 kSa/s pe 24 de biți. Acesta este o așa-numită punte Wheatstone cu un condensator de 10 nF conectat între intrările diferențiale.

ADC-uri pipeline – pentru rate de eșantionare ultra-înalte

În acest articol, am menționat deja ADC-urile pipeline ca fiind solicitate pentru obținerea celor mai mari rate de eșantionare, de exemplu, în aplicațiile RF și SDR - radio fără fir cu frecvență programabilă.

În ultimii 10 ani, marii producători de cipuri analogice au investit masiv în dezvoltarea ADC-urilor de tip pipeline. Cele două avantaje principale ale ADC-urilor cu conducte sunt viteza și puterea. Cu rate de eșantionare care variază de la 10 MSa/s la câteva GS/s, alegerea interfețelor pentru aceste produse devine cea mai critică. Se așteaptă o „mare bătălie” în jurul ieșirilor digitale ale ADC-urilor pipeline. Interfața paralelă a fost propusă până acum ca principală, dar și interfața serială LVDS este destul de potrivită, de exemplu, pentru aplicații cu ultrasunete cu un număr mare de canale și o frecvență de eșantionare în intervalul 50...65 MSa/ s. Cu toate acestea, noi tipuri de interfețe există deja.

Interfață serială JESD204B

JESD204B este o interfață serială de mare viteză, cu rate de transfer de date de până la 12,5 Gbps. După ce a apărut relativ recent, a permis producătorilor de ADC să crească semnificativ ratele de eșantionare, iar producătorii de procesoare și FPGA cu transceiver-urile lor în serie au urmat exemplul.

Într-o aplicație multicanal cu mai multe ADC-uri care rulează în paralel, problema este conexiunile încurcate dintre ADC și FPGA/procesor. Când utilizați interfața JESD204B, numărul de linii de date este redus semnificativ, economisind astfel spațiu pe placă. Figura 3 prezintă o singură pereche de ieșiri seriale și o intrare de ceas a acestei interfețe, ceea ce reduce semnificativ numărul necesar de pini I/O.

Consumul de energie al ADC-urilor canalizate

Pe măsură ce miniaturizarea produselor continuă să crească, producătorii de top ADC se străduiesc din ce în ce mai mult să reducă consumul de energie. Performanță bună - 1 mW la 1 MSa/s. Dacă performanța ADC-ului dvs. este aproape de aceasta, atunci aveți de unde să începeți atunci când creați un proiect.

ADC-uri optimizate pentru microcontrolere, FPGA, procesoare și sistem pe cipuri

ADC-urile încorporate în cipuri nu sunt de obicei cele mai productive. Inițial, când un ADC de 12 biți a fost încorporat într-un cip, s-a presupus că va funcționa ca un ADC de 8 biți pentru a obține valori sau liniaritate garantate pentru numărul efectiv de biți (ENOB). Pentru a asigura performanța dorită a ADC-ului, utilizatorul trebuie să revizuiască cu atenție parametrii specificației complete și să determine care dintre ei trebuie să aibă valori garantate. Cu toate acestea, adesea au fost revizuite doar specificațiile standard sau valorile minime și maxime ale parametrilor din specificații scurte.

Recent, caracteristicile ADC, cum ar fi neliniaritatea integrală (INL), neliniaritatea diferențială (DNL), eroarea de câștig și numărul efectiv de biți (ENOB) s-au îmbunătățit semnificativ, permițând ADC-urilor să fie integrate mai pe scară largă în microcontrolere și numărul de cipuri cu integrate. -în ADC-uri a crescut semnificativ. În prezent, dacă o aplicație necesită conversie cu o rezoluție de 12 biți sau mai puțin, sau doar câteva canale de conversie, cea mai rentabilă soluție este un microcontroler.

Producătorii de FPGA au început, de asemenea, să integreze ADC-uri în sistemele lor. De exemplu, o companie Xilinx Plasează un ADC de 12 biți 1 MSa/s în toate FPGA-urile din seria 7 și SoC-urile Zynq. Cu toate acestea, locația ADC-ului pe placă este foarte importantă. Un modul de procesor cu un FPGA sau un sistem pe cip poate fi amplasat la o distanță considerabilă de intrarea analogică, care în general poate fi plasată pe o placă separată conectată la placa procesorului printr-o magistrală digitală de mare viteză. Dacă nu doriți să treceți semnale analogice sensibile prin acest tip de testare, atunci un ADC pe cip sau FPGA nu este alegerea dvs. În acest caz, veți avea nevoie cu siguranță de un ADC separat de înaltă calitate. De exemplu, pentru controlerele logice programabile (PLC), acesta va fi cel mai probabil un ADC sigma-delta pe 24 de biți.

Dacă vorbim despre PLC, ar trebui să menționăm un element atât de important precum izolația. Majoritatea intrărilor analogice PLC includ mai multe forme de izolare, de obicei digitale. Multe module de intrare analogice conțin microcontrolere ieftine pentru răspuns rapid și întreruperi. În acest caz, locația izolației sugerează dacă ar trebui utilizat un ADC pe cip. Dacă izolarea este între procesor (sau microcontroler) și magistrală, este potrivit un ADC pe cip. Dacă microcontrolerul trebuie izolat de semnalele de intrare de înaltă tensiune, atunci un ADC integrat și un izolator digital sunt cea mai bună soluție.

Care este cea mai bună alegere?

Am discutat mai multe caracteristici ale ADC-urilor moderne. Cât de importantă este viteza, puterea și acuratețea semnalelor pe care le măsurați?

Dacă aveți nevoie de citire simplă, de joasă rezoluție pentru uz casnic, ADC-urile încorporate într-un microcontroler, FPGA, procesor sau ADC system-on-chip probabil o vor face. Dacă aplicația dvs. are viteză mică (semnalul de intrare analogic este aproape de DC, cum ar fi un semnal de temperatură care variază lent), un ADC sigma-delta este alegerea optimă. Dacă semnalul de intrare se schimbă suficient de repede, ca în cazul analizei vibrațiilor unui motor care funcționează la aproximativ 1000 rpm, un ADC serial (SAR) este cea mai bună opțiune. Dacă aplicația trebuie să măsoare semnalele analogice care se schimbă cel mai rapid, atunci un ADC canalizat este cea mai bună alegere.

Principala frază de care nu trebuie să uitați atunci când alegeți un ADC este „depinde de...”. Indiferent dacă sunteți un designer de circuite digitale sau un expert în surse de alimentare nedumerit cu privire la alegerea ADC-ului potrivit, veți citi instrucțiunile detaliate. ADC-urile sunt microcircuite complexe cu multe nuanțe care necesită un studiu atent al descrierii tehnice și al kit-urilor de depanare. Tabelul 1 prezintă parametrii minimi și maximi ai ADC-urilor disponibile pe piață. Aceasta este imaginea reală a zilei de azi. Cine știe cum se va schimba în următorii ani?

Tabelul 1. Gama standard de caracteristici ADC

* – viteza de ieșire a modulatorului

Într-un proiect ADC cu ponderare directă, dacă comparatoarele sunt înlocuite cu amplificatoare liniare și tensiunile de ieșire ale fiecăruia sunt comparate folosind o serie de comparatoare cu tensiuni de referință multiple, impedanța de intrare poate fi mărită. Adevărat, numărul de comparatoare și porți logice din circuitul de decodare nu va scădea.

Hewlett-Packard a brevetat o nouă metodă numită decodare analogică, permițând, teoretic, conversia analog-digitală pe N-biți să folosească doar N comparatori, latch-uri și porți XOR.

Metoda se bazează pe utilizarea circuitelor de decodare analogice care funcționează la mai multe niveluri, spre deosebire de comparatoarele convenționale care funcționează la unul singur.

2.4. Codare de ieșire

Într-un ADC cu cântărire directă, ieșirile comparatoarelor ale căror tensiuni de referință sunt mai mici decât semnalul de intrare sunt în starea 1, iar cele ale căror tensiuni de referință sunt mai mari decât semnalul de intrare sunt în starea 0. Prin analogie cu un termometru cu mercur, o astfel de ieșire codul se numește termometric. Când semnalul de intrare se schimbă, starea unui singur comparator se schimbă la un moment dat. Totuși, momentele de funcționare ale acestora din urmă și sosirea impulsurilor de ceas ale flip-flops-latch-urilor sunt independente, ceea ce, la anumite rapoarte ale întârzierilor acestor elemente, poate duce la apariția instabilității codului de ieșire ADC. , numit „codul de aprindere”. O modalitate de a combate acest fenomen este construirea unui dispozitiv de decodare folosind un cod Gray, în care starea unui singur bit se poate schimba la un moment dat.

2.5. Funcția de detectare a vârfurilor

Pentru a înregistra un fragment mare de semnal în memoria limitată disponibilă în dispozitiv, frecvența de eșantionare trebuie redusă față de maximul posibil. În acest caz, vârfurile scurte ale semnalului pot fi ratate. Pentru a preveni acest fenomen, puteți utiliza următoarea tehnică. Rata de eșantionare este întotdeauna maximă. Rezultatul fiecărei N-a probă este stocat pentru stocare, unde N este factorul de divizare a frecvenței de eșantionare. Pentru a evidenția tensiunea pozitivă maximă în intervalul dintre înregistrări, valoarea eșantionului curent este comparată constant cu cea anterioară, iar cea mai mare este stocată. În mod similar, este evidențiată tensiunea negativă maximă. Astfel de dispozitive „inteligente” care utilizează algoritmul recursiv descris sunt încorporate în unele noi osciloscoape digitale. De exemplu, osciloscopul Hewlett-Packard HP54800 poate stoca impulsuri cu o lungime de până la 500 ps, ​​ceea ce corespunde unei rate de eșantionare de 2 GHz.

Orez. 1. Schema bloc a unui ADC cu cântărire directă „clasică”.

Orez. 2. Structura de interpolare a ADC cu cântărire directă

Cu algoritmul descris, durata minimă a impulsului alocat este limitată de timpul întregului ciclu de conversie ADC, o parte semnificativă din care este cheltuită pentru conversia codului de ieșire al liniei de comparatoare într-un semnal de ieșire folosind un circuit logic cu mai multe etape. . Prin schimbarea circuitului logic al ADC, întârzierea acestuia din urmă poate fi redusă la întârzierea unui declanșator de blocare. Structura unui astfel de detector digital de vârf TDC1035 de la Raytheon este prezentată în Fig. 3. Se deosebește de cel „clasic” (Fig. 1) prin faptul că, în loc de declanșatoarele D cu gamă, sunt utilizate aici declanșatoarele RS, care sunt declanșate imediat după sosirea semnalului de comparație corespunzător și rămân în această stare până la sosirea lui. pulsul de resetare. Codul de ieșire „termometric” al barei flip-flop RS reprezintă codul valorii de vârf a semnalului. Timpul pentru transformarea sa într-o formă standard nu mai are restricții stricte. Acest ADC este realizat folosind o tehnologie destul de veche și are o durată garantată a impulsului măsurată cu o precizie completă de 8 biți de 30 ns.

Orez. 3. Schema bloc a unui detector de vârf cu cântărire directă ADC Raytheon TDC1035

3. ADC conductă

După cum sa menționat mai sus, lățimea maximă de biți a unui ADC cu cântărire directă este de 10. Pentru a crește rezoluția, este necesar să folosiți alte structuri. Multe dintre ADC-urile de mare viteză actuale constau din noduri care procesează semnalul secvenţial pe mai multe cicluri de ceas de probă. În acest caz, frecvența de apariție a codurilor de ieșire este egală cu frecvența semnalului de eșantionare. Ele sunt numite ADC-uri de tip conductă.

3.1. ADC cu curent brut de conductă (Subranging)

În acest caz, acum cea mai comună metodă, un grup de biți de ordin înalt este mai întâi convertit în formă digitală (conversie brută). Folosind un DAC, codul primit este convertit într-un semnal analogic, care este scăzut din intrare. Diferența de tensiune este amplificată și furnizată ADC, care convertește un grup de biți de ordin scăzut (conversie precisă). Numărul de astfel de transformări clarificatoare și, prin urmare, cascade, poate fi destul de mare. ADC-urile de ordin scăzut și înalt funcționează simultan, procesând secvențial mostrele primite. Dispozitivul poate folosi ADC-uri interne construite pe diferite principii - cântărire directă sau, de exemplu, MagAmps, discutate mai jos.

În fig. Figura 4 prezintă structura ADC AD9042 avansat de subranging pe 12 biți de la Analog Devices, care este disponibil în versiuni cu rate de eșantionare de 60 și 41 MHz. Primul circuit de eșantionare și reținere, SHA1, stochează eșantionul de semnal în mod obișnuit pe durata conversiei. Semnalul său de ieșire este convertit de un ADC, al cărui cod de ieșire este stocat într-un registru tampon și este, de asemenea, folosit pentru a controla DAC-ul. Circuitul SHA2 de eșantionare și menținere este utilizat pentru a preveni ca funcționarea primului ADC să afecteze precizia părții ulterioare a dispozitivului. Semnalul DAC este scăzut din semnalul său de ieșire. Diferența de tensiune este amplificată și stocată de circuitul SHA3 de eșantionare și menținere pentru timpul necesar pentru funcționarea celui de-al doilea ADC. Dacă primul ADC funcționează corect, eroarea sa nu va depăși unul în bitul cel mai puțin semnificativ. Numărul de biți ai celui de-al doilea convertor este selectat în așa fel încât numărul de biți ai primului și celui de-al doilea ADC să fie cu unul mai mare decât capacitatea de biți a ADC-ului în ansamblu. Bitul în exces este utilizat pentru a corecta eroarea de conversie a primului ADC. Pentru a face acest lucru, DAC-ul trebuie să aibă o precizie nu mai mică decât cea a ADC-ului în ansamblu, adică, în acest caz, 12 biți, iar amplificatorul de însumare trebuie să aibă un astfel de câștig încât greutatea celui mai semnificativ bit de al doilea ADC nu este mai puțin decât cel mai puțin semnificativ bit al primului. În acest caz, circuitul logic corectiv, care este un sumator complet, poate reduce eroarea de conversie la o valoare corespunzătoare unui număr dat de biți ADC. O caracteristică specială este utilizarea unui ADC de tip MagAmps, care este bine dezvoltat de companie, și pentru a obține o liniaritate și performanță ridicate, un DAC cu 63 de surse de curent, coeficientul de ponderare al fiecăreia dintre care corespunde unui cod specific. Ideile tehnice conținute în această structură sunt utilizate într-un număr de alte produse Analog Devices.

Orez. 4. Schema bloc a unei conducte ADC cu logica de corecție Analog Devices AD9042

ADS807 ADC are o structură similară, folosită de Burr-Brown în toate seriile de ADC-uri de mare viteză: ADS80X pe 12 biți (cel mai rapid ADS807 - 53 MHz), ADS82X pe 10 biți și ADS90X (cel mai rapid ADS824 - 70 MHz), 8- bit ADS83X și ADS93X (cel mai rapid ADS831 - 80 MHz).

Toate ADC-urile de mare viteză Texas Instruments se bazează, de asemenea, pe această metodă. Deoarece folosesc ADC-uri interne ponderate direct (Flash), compania își numește structura Samiflash. Cu excepția lui TLC876, toate sunt pe 8 biți și folosesc două ADC-uri interne de 4 biți. Cel mai rapid dintre ele este TLV5580 (8 biți, 80 MHz, timpul de întârziere pentru apariția codului de ieșire este de 4,5 cicluri de ceas), cel mai precis este TLC876 (10 biți, 20 MHz, utilizează 5 ADC-uri interne de doi biți).

3.2. Mai multe trepte cu ADC-uri pe un singur bit

Una dintre primele versiuni ale unui ADC (ripple) canalizat a constat din etape identice conectate în serie. Fiecare treaptă conținea un amplificator, un DAC pe un bit și un comparator [X]. Semnalul de intrare a fost stocat de un circuit sample-and-hold, alimentat la primul comparator, atunci când a fost declanșat, semnalul DAC de un bit a fost scăzut din semnalul de intrare, amplificat de 2 ori de către amplificator (pentru a obține același sensibilitate în toate etapele) și primite ca semnal de diferență către etapa următoare. Astfel, fiecare dintre etape a efectuat o conversie analog-digitală pe un singur bit. Setul de semnale de la ieșirile tuturor comparatoarelor a reprezentat rezultatul transformării, care a fost recodificat de logica de ieșire într-o formă standard. Timpul de conversie a fost determinat în principal de timpul necesar semnalului pentru a trece prin toate etapele.

Orez. 5. Diagrama bloc a unui ADC MagAmp de un bit - un element al unui ADC conductă

O structură îmbunătățită a conductei construită din ADC-uri cu un singur bit se numește Magnitude Amplifiers, sau MagAmps pe scurt, deoarece utilizează amplificatoare ale valorii absolute a semnalului. Sunt folosite și alte denumiri. Circuitul echivalent în cascadă al unui astfel de ADC este prezentat în Fig. 5. Comparatorul determină semnul tensiunii de intrare, conform căruia produce un bit de ieșire. În același timp, controlează semnul câștigului cu care semnalul intră în etapa următoare: +2 sau –2. Tensiunea de referință VR este însumată cu tensiunea de la ieșirea comutatorului, formând un semnal de diferență care trece la etapa următoare. Spre deosebire de varianta descrisă mai sus (ripple), această dependență are salturi doar în derivată, dar nu are salturi ascuțite de amplitudine, ceea ce ajută la atingerea unei viteze mari de conversie. Principalul factor care a făcut posibilă atingerea unor viteze mari de conversie a fost capacitatea de a implementa etape diferențiale de mare viteză, cu distorsiune redusă și precizie care atinge 8 biți fără utilizarea feedback-ului în noile structuri IC analogice controlate de curent. Datorită formei dependenței, acest ADC se mai numește și pliat, iar pentru codificarea de ieșire sub forma unui cod Gray, se mai numește și ADC Gray serial. Datorită capacității de fabricație, aceste structuri sunt adesea folosite pentru a construi ADC-uri cu costuri reduse și performanțe bune. De exemplu, Analog Devices în ADC-urile sale AD9042 pe 12 biți, seria AD922X cu frecvență de eșantionare de până la 10 MHz, AD9059 dual pe 8 biți cu frecvență de eșantionare de 60 MHz (5 MSB) și AD9054 pe 8 biți cu eșantion de 200 MHz rata (4 cifre senior).

4. Despre utilizarea eșantionării multifazate

Atunci când semnalele de eșantionare sunt instabile, care se manifestă de obicei sub forma jitterului lor de fază, pe semnale cu o frecvență proporțională cu frecvența de eșantionare, se observă apariția unor distorsiuni neliniare caracteristice, cu atât mai mare cu atât este mai mare rata de modificare a semnalului. . Sunt luate măsuri speciale pentru a îmbunătăți stabilitatea temporală a generatoarelor de ceas, de exemplu, noile osciloscoape Hewlett-Packard utilizează un circuit de modelare a buclei blocate în fază, care oferă un semnal de ceas foarte stabil.

Adesea, în ADC-urile de mare viteză construite pe diverse principii, pentru a crește rata de eșantionare echivalentă a dispozitivului în ansamblu, mai multe ADC-uri sunt utilizate în paralel pe intrări și eșantioane cu o schimbare în timp unul față de celălalt. Această metodă, numită eșantionare multifazică, oferă avantaje semnificative în viteza de conversie dacă timpul de înregistrare (eșantionare) a unui semnal într-o singură celulă de stocare fizică este semnificativ mai mic decât timpul de la sosirea semnalului de eșantionare până la apariția semnalului la ADC. ieșire. De exemplu, în AD9059 menționat mai sus, timpul de eșantionare al circuitului de eșantionare și reținere pe cip este de 1 ns, iar intervalul minim dintre semnalele de eșantionare este de 16,7 ns. Cu toate acestea, această oportunitate trebuie folosită cu atenție. Limitările cauzate de stabilitatea insuficientă a semnalelor de eșantionare și diferența de timp de conversie pentru ADC-urile incluse în dispozitiv duc la faptul că acum cel mai adesea este utilizată fie intercalarea a doar două ADC-uri implementate pe un cip, cum ar fi AD9058, fie această posibilitate este abandonată cu totul, ca în noile osciloscoape de la Hewlett-Packard.

Literatură

1. Catalog Tektronix, 1988.
2. Denbnovetsky S.V. et al., Osciloscoape cu stocare cu raze catodice. Moscova, „Radio și comunicații”, 1990.
3. Multiplicarea ceasului de 20X mută rata de digitizare a lunetelor portabile în Hiperdrive. Richard B. Rudloff, Hewlett-Packard Corp.
4. Inregistrator digital de semnal puls AFI-1700. Descriere tehnică și instrucțiuni de utilizare. Institutul de Fizică Nucleară, Filiala Siberiană a Academiei de Științe a URSS, 1994.
5. 500Mpsps Flash ADC pe 8 biți, Ghid de proiectare analogică, ediția a 7-a, Maxim Integrated Products, Inc.
6. Walt Kester. Eșantionare de mare viteză și ADC de mare viteză. Tehnici de proiectare de mare viteză, Analog Devices Inc.
7. Iarna 1999 Manualul de referință al designerului, CD, Analog Devices Inc.
8. 1997 Data Book, CD, Raytheon Electronics Semiconductor Division.
9. 1999 Catalog CD-ROM, Burr-Brown Corporation.
10. Ghidul designerului și cartea de date.